新闻资讯

最新资讯,一手掌握

电源管理芯片测试专题

纳米软件芯片测试之ESD抗干扰测试及影响因素、抗ESD的方法

时间:2023-10-08

  芯片受损的主要原因之一就是ESD静电放电,在使用过程中ESD越来越影响到芯片的可靠性。因此,ESD抗干扰测试是芯片测试的重要环节,以保证芯片能在实际使用中正常工作。

  什么是ESD抗干扰测试?

  ESD即Electro-Static discharge,意思是静电放电测试。原理是模拟人或物体接触设备时产生的放电,以及人或物体对邻近物体的放电,来检测设备对静电放电抗干扰的能力。

  ESD分为直接放电和间接放电。直接放电是指利用放电点击直接对设备进行放电;间接放电是指对设备附近的耦合版实施放电,以模拟人对被测设备附近物体的放电。

  ESD抗干扰测试可以检测芯片的抗干扰能力,从而为采取ESD防护、ESD防护材料的选择、产品抗静电性能提升等提供依据,提升芯片质量和可靠性。

  ESD抗干扰测试的主要影响因素

  1. 产品本身的材质

  不同外壳材质的产品有不一样的放电路径,对静电放电抗干扰测试也会有不一样的影响。如导体、绝缘体、喷有导电漆的绝缘体等。

  2. 测试时的放置方式

  不同的放置方式有不同的放电路径,影响也是不一样的。

  3.放电点与敏感线路的距离

  静电是一种高频干扰,放电时会产生电磁场,距离近会有较大的寄生电容和较小的耦合阻抗,更容易被干扰。

  4.芯片本身的抗干扰能力

  这个涉及多个方面,比如芯片本身承受脉冲干扰而不发生逻辑错误的能力、外围电路的处理、外部连接的布线等。

  5.放电点的静电流放电路径和阻抗

  不同路径会造成不同的阻抗,不同的阻抗会产生不同的干扰。

  6.直接注入情况下的防护措施

  如MIC、喇叭等在进行空气放电时会直接冲击信号线,如果此线路没有做防护,大多情况下会直接击穿毁坏芯片。

芯片ate测试.jpg

  常见芯片抗ESD的方法

  1. 设计ESD保护电路

  ESD保护电路如二极管、MOSFET、静电放电器等。将ESD保护电路集成到芯片设计中,可以防止ESD损坏芯片。

  2. 增加芯片的接地和电源引脚数量

  增加芯片的接地和电源引脚数量来降低ESD放电时的电阻,帮助更好地分散ESD能量。

  3. 减小芯片尺寸

  芯片尺寸减小可以帮助减小芯片内部的电容以及静电放电时芯片受到的电压峰值,从而降低ESD对芯片的损害。

  4. 选择合适的材料

  合适的材料可以降低ESD放电时产生的热能,降低芯片损坏的风险。

  5. 在芯片外部添加防护措施

  比如添加ESD保护器件和EMI滤波器等,可以保护芯片不受外部环境ESD和EMI干扰。

  6. 严格的测试和验证

  在芯片设计和制造的过程中,进行严格的ESD测试和验证,以确保芯片符合相关标准,并能够在ESD环境下正常工作。

  纳米软件专注于各类仪器测试软件开发,其芯片测试系统与传统手动测试相比极大提高了测试效率和精度,支持批量测试,并且可以自动汇总管理测试数据,对数据进行智能分析,多样化数据报告模板可以一键导出生成。该系统致力于为广大用户提供测试解决方案,解决测试难点。

原文链接:https://www.namisoft.com/news/dyglxpcszt/257.html

欢迎使用ATECLOUD智能云测试平台

纳米软件致力于仪器自动化测试软件开发升级和智能测试大数据分析,助力企业持续创新,领跑未来

免费申请演示